

#3
Priority
Paper
501.38642X00
2-11-01
JC

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

Applicant(s): T. YAMADA, et al.
Serial No.:
Filed: June 26, 2000
Title: LOW POWER CONSUMPTION MICROPROCESSOR
Group:

JCS29 U.S. PTO
09/603965
06/26/00

LETTER CLAIMING RIGHT OF PRIORITY

Honorable Commissioner of
Patents and Trademarks
Washington, D.C. 20231

June 26, 2000


Sir:

Under the provisions of 35 USC 119 and 37 CFR 1.55, the applicant(s) hereby claim(s) the right of priority based on Japanese Patent Application No.(s) 11-195409 filed July 9, 1999.

A certified copy of said Japanese Application is attached.

Respectfully submitted,

ANTONELLI, TERRY, STOUT & KRAUS, LLP



Gregory E. Montone
Registration No. 28,141

GEM/mdt
Attachment
(703) 312-6600

日 本 国 特 許 庁
PATENT OFFICE
JAPANESE GOVERNMENT

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日

Date of Application:

1999年 7月 9日

出 願 番 号

Application Number:

平成11年特許願第195409号

出 願 人

Applicant (s):


株式会社日立製作所



2000年 4月21日

特許庁長官
Commissioner,
Patent Office

近 藤 隆 彦



出証番号 出証特2000-3028594

【書類名】 特許願

【整理番号】 H99012351A

【提出日】 平成11年 7月 9日

【あて先】 特許庁長官 殿

【国際特許分類】 G06F 13/00

【発明者】

 【住所又は居所】 東京都国分寺市東恋ヶ窪一丁目 2 8 0 番地
 株式会社日立製作所中央研究所内

 【氏名】 山田 哲也

【発明者】

 【住所又は居所】 東京都国分寺市東恋ヶ窪一丁目 2 8 0 番地
 株式会社日立製作所中央研究所内

 【氏名】 林 伴一

【発明者】

 【住所又は居所】 東京都国分寺市東恋ヶ窪一丁目 2 8 0 番地
 株式会社日立製作所中央研究所内

 【氏名】 中野 定樹

【発明者】

 【住所又は居所】 東京都国分寺市東恋ヶ窪一丁目 2 8 0 番地
 株式会社日立製作所中央研究所内

 【氏名】 津野田 賢伸

【発明者】

 【住所又は居所】 東京都国分寺市東恋ヶ窪一丁目 2 8 0 番地
 株式会社日立製作所中央研究所内

 【氏名】 西井 修

【特許出願人】

 【識別番号】 000005108

 【氏名又は名称】 株式会社日立製作所

【代理人】

【識別番号】 100075096

【弁理士】

【氏名又は名称】 作田 康夫

【電話番号】 03-3212-1111

【手数料の表示】

【予納台帳番号】 013088

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 低消費電力マイクロプロセッサおよびマイクロプロセッサシステム

【特許請求の範囲】

【請求項 1】

命令処理回路と、

前記命令処理回路の出力をデコードする命令デコーダと、

前記命令デコーダのデコード結果に従い演算を行う演算器とを有し、

前記命令処理回路は、入力された命令が所定命令の場合、前記入力された命令を前記命令デコーダに出力し、入力された命令が前記所定命令以外の命令の場合、前記入力された命令とは異なる第 1 の命令を前記命令デコーダに出力することを特徴とするマイクロプロセッサ。

【請求項 2】

前記命令処理回路は、命令判定回路と命令選択回路とを有し、

前記命令判定回路は、前記命令処理回路に入力された命令が前記所定命令であるか否かを判定し、

前記命令選択回路は、前記判定の結果に基づき、前記入力された命令か前記第 1 の命令かの何れかを選択して前記命令デコーダに出力することを特徴とする請求項 1 記載のマイクロプロセッサ。

【請求項 3】

前記所定命令は、前記演算器に演算を行わせるための命令であることを特徴とする請求項 1 または 2 記載のマイクロプロセッサ。

【請求項 4】

前記第 1 の命令は、NOP 命令であることを特徴とする請求項 1 乃至 3 記載のマイクロプロセッサ。

【請求項 5】

前記第 1 の命令は特定のコードの命令であることを特徴とする請求項 1 乃至 3 記載のマイクロプロセッサ。

【請求項 6】

前記演算器は、特定演算回路の演算器であることを特徴とする請求項 1 乃至 5 記載のマイクロプロセッサ。

【請求項 7】

前記特定演算回路は F P U であることを特徴とする請求項 6 記載のマイクロプロセッサ。

【請求項 8】

前記演算器は、第 1 のラッチに格納されたデータの演算を行い、演算結果を第 2 のラッチに出力し、

前記命令デコーダに前記第 1 の命令が入力されたとき、前記第 1 のラッチと前記第 2 のラッチとに対して供給されるクロックが停止させることを特徴とする請求項 1 乃至 7 記載のマイクロプロセッサ。

【請求項 9】

前記マイクロプロセッサは、更に、命令を受ける第 2 のレジスタと、

前記第 2 のレジスタに接続された第 2 の命令デコーダと、

前記第 2 の命令デコーダの出力によって制御される第 2 の演算器とを有し、

前記命令処理回路に供給される命令と前記第 2 のレジスタとに入力される命令とは同じ命令であることを特徴とする請求項 1 乃至 8 記載のマイクロプロセッサ。

【請求項 1 0】

前記マイクロプロセッサは、同一の半導体基板上に形成されていることを特徴とする請求項 1 乃至 9 記載のマイクロプロセッサ。

【請求項 1 1】

命令が入力される命令処理回路と、

前記命令処理回路の出力を受ける命令レジスタと、

前記命令レジスタの出力をデコードする命令デコーダと、

前記命令デコーダのデコード結果に従い演算を行う演算器とを有し、

前記命令処理回路は、入力された命令が所定命令以外の場合、前記命令レジスタに供給するクロックを停止させることを特徴とするマイクロプロセッサ。

【請求項 1 2】

前記命令処理回路は、命令判定回路と、クロックが供給されてクロックを前記命令レジスタに供給する制御回路とを有し、

前記命令判定回路は、前記命令処理回路に入力された命令が前記所定命令であるか否かを判定し、前記判定の結果を前記制御回路に出力し、

前記制御回路は、前記判定の結果に基づき、前記入力された命令が前記所定命令以外の命令の場合、前記命令レジスタに供給するクロックを停止させることを特徴とする請求項 1 1 記載のマイクロプロセッサ。

【請求項 1 3】

前記命令処理回路は、命令判定手段と制御手段とを有し、

前記命令判定手段は、前記命令処理回路に入力された命令が前記所定命令であるか否かを判定し、前記判定の結果を前記制御手段に出力し、

前記制御手段は、前記判定の結果に基づき、前記入力された命令が前記所定命令以外の命令の場合、前記命令レジスタに供給するクロックを停止させることを特徴とする請求項 1 1 記載のマイクロプロセッサ。

【請求項 1 4】

前記所定命令は、前記演算器に演算を行わせるための命令であることを特徴とする請求項 1 1 乃至 1 3 記載のマイクロプロセッサ。

【請求項 1 5】

前記演算器は、特定演算回路の演算器であることを特徴とする請求項 1 1 乃至 1 4 記載のマイクロプロセッサ。

【請求項 1 6】

前記演算器は、第 1 のラッチに格納されたデータの演算を行い、演算結果を第 2 のラッチに出力し、

前記命令処理回路に入力された命令が、前記所定命令以外の場合、前記第 1 のラッチと前記第 2 のラッチとに対して供給されるクロックが停止させることを特徴とする請求項 1 1 乃至 1 5 記載のマイクロプロセッサ。

【請求項 1 7】

前記マイクロプロセッサは、更に、命令を受ける第 2 のレジスタと、

前記第 2 のレジスタに接続された第 2 の命令デコーダと、
 前記第 2 の命令デコーダの出力によって制御される第 2 の演算器とを有し、
 前記命令処理回路に供給される命令と前記第 2 のレジスタとに入力される命令とは同じ命令であることを特徴とする請求項 1 1 乃至 1 6 記載のマイクロプロセッサ。

【請求項 1 8】

前記マイクロプロセッサは、同一の半導体基板上に形成されていることを特徴とする請求項 1 1 乃至 1 7 記載のマイクロプロセッサ。

【請求項 1 9】

命令処理回路と、
 前記命令処理回路の出力をデコードする命令デコーダと、
 前記命令デコーダのデコード結果に従い演算を行う演算器とを有し、
 前記命令処理回路は、入力された命令が所定命令以外の場合、前記入力された命令を前記命令デコーダに供給しないことを特徴とするマイクロプロセッサ。

【請求項 2 0】

前記命令処理回路は、命令判定回路とスイッチ回路とを有し、
 前記命令判定回路は、前記命令処理回路に入力された命令が前記所定命令であるか否かを判定して前記判定の結果を前記スイッチ回路に出力し、
 前記スイッチ回路は、前記判定の結果に基づき、前記入力された命令が前記所定命令以外の命令の場合、前記命令判定回路と前記命令デコーダとの接続を開放させることを特徴とする請求項 1 9 記載のマイクロプロセッサ。

【請求項 2 1】

前記所定命令は、前記演算器に演算を行わせるための命令であることを特徴とする請求項 1 9 または 2 0 記載のマイクロプロセッサ。

【請求項 2 2】

前記演算器は、特定演算回路の演算器であることを特徴とする請求項 1 9 乃至 2 1 記載のマイクロプロセッサ。

【請求項 2 3】

前記特定演算回路は F P U であることを特徴とする請求項 2 2 記載のマイクロ

プロセッサ。

【請求項 2 4】

前記演算器は、第 1 のラッチに格納されたデータの演算を行い、演算結果を第 2 のラッチに出力し、

前記命令処理回路に入力された命令が、前記所定命令以外の場合、前記第 1 のラッチと前記第 2 のラッチとに対して供給されるクロックが停止させることを特徴とする請求項 1 9 乃至 2 3 記載のマイクロプロセッサ。

【請求項 2 5】

前記マイクロプロセッサは、更に、命令を受ける第 2 のレジスタと、

前記第 2 のレジスタに接続された第 2 の命令デコーダと、

前記第 2 の命令デコーダの出力によって制御される第 2 の演算器とを有し、

前記命令処理回路に供給される命令と前記第 2 のレジスタとに入力される命令とは同じ命令であることを特徴とする請求項 1 9 乃至 2 4 記載のマイクロプロセッサ。

【請求項 2 6】

前記マイクロプロセッサは、同一の半導体基板上に形成されていることを特徴とする請求項 1 9 乃至 2 5 記載のマイクロプロセッサ。

【請求項 2 7】

メモリからの命令が入力される命令処理回路と、

前記命令処理回路の出力をデコードする第 1 のデコーダと、

前記第 1 のデコーダのデコード結果に従い演算を行う第 1 の演算器と、

前記命令処理回路の出力をデコードする第 2 のデコーダと、

前記第 2 のデコーダのデコード結果に従い演算を行う第 2 の演算器とを有し、

前記命令処理回路に入力された命令が第 2 の演算器に演算を行わせる命令でない場合、前記第 2 のデコーダの消費電力を前記第 1 のデコーダの消費電力に対して低減させることを特徴とするマイクロプロセッサ。

【請求項 2 8】

前記命令処理回路は、前記命令処理回路に入力された命令が前記第 2 の演算器に演算を行わせる命令でない場合、前記第 2 のデコーダに対して、前記入力され

た命令とは異なる命令を出力することを特徴とする請求項 27 記載のマイクロプロセッサ。

【請求項 29】

前記異なる命令とは、NOP 命令であることを特徴とする請求項 28 記載のマイクロプロセッサ。

【請求項 30】

前記マイクロプロセッサは、前記命令処理回路と前記第 2 のデコーダとの間に命令レジスタを有し、

前記命令処理回路は、前記命令処理回路に入力された命令が前記第 2 の演算器に演算を行わせる命令でない場合、前記命令レジスタに供給するクロックを停止することを特徴とする請求項 27 記載のマイクロプロセッサ。

【請求項 31】

前記マイクロプロセッサは、前記命令処理回路と前記第 2 のデコーダとの間にスイッチ回路を有し、

前記命令処理回路は、前記命令処理回路に入力された命令が前記第 2 の演算器に演算を行わせる命令でない場合、前記スイッチ回路を制御し、前記命令処理回路と前記第 2 のデコーダとの接続を解除することを特徴とする請求項 27 記載のマイクロプロセッサ。

【請求項 32】

命令処理回路と、

前記命令処理回路の出力をデコードする第 1 のデコーダと、

前記第 1 のデコーダのデコード結果に従い演算を行う第 1 の演算器と、

前記命令処理回路の出力をデコードする第 2 のデコーダと、

前記第 2 のデコーダのデコード結果に従い演算を行う第 2 の演算器とを有し、

前記命令処理回路は、前記命令処理回路に入力された命令が前記第 2 の演算器に演算を行わせる命令でない場合、前記第 2 のデコーダに対して、前記入力された命令とは異なる命令を出力することを特徴とするマイクロプロセッサ。

【請求項 33】

前記異なる命令は、NOP 命令であることを特徴とする請求項 32 記載のマイ

クロプロセッサ。

【請求項 3 4】

前記第 1 の演算器は A L U であり、第 2 の演算器は特定演算回路の演算器であることを特徴とする請求項 3 2 または 3 3 記載のマイクロプロセッサ。

【請求項 3 5】

前記特定演算回路は、F P U であることを特徴とする請求項 3 4 記載のマイクロプロセッサ。

【請求項 3 6】

前記第 2 の演算器は、第 1 のラッチに格納されたデータの演算を行い、演算結果を第 2 のラッチに出力し、

前記命令処理回路に入力された命令が前記第 2 の演算器に演算を行わせる命令でない場合、前記第 1 のラッチと前記第 2 のラッチとに対して供給されるクロックが停止させることを特徴とする請求項 3 2 乃至 3 5 記載のマイクロプロセッサ。

【請求項 3 7】

前記命令処理回路は、前記命令処理回路に入力された命令が前記第 1 の演算器に演算を行わせる命令でない場合、前記第 1 のデコーダに対して、前記入力された命令を出力しないことを特徴とする請求項 3 2 乃至 3 6 記載のマイクロプロセッサ。

【請求項 3 8】

前記マイクロプロセッサは、同一の半導体基板上に形成されていることを特徴とする請求項 3 2 乃至 3 7 記載のマイクロプロセッサ。

【請求項 3 9】

命令処理回路と、

前記命令処理回路の出力をデコードする第 1 のデコーダと、

前記第 1 のデコーダのデコード結果に従い演算を行う第 1 の演算器と、

前記命令処理回路の出力をデコードする第 2 のデコーダと、

前記第 2 のデコーダのデコード結果に従い演算を行う第 2 の演算器とを有し、

前記命令処理回路は、前記命令処理回路に入力された命令が前記第 2 の演算器に演算を行わせる命令でない場合、前記第 2 のデコーダに対して、前記入力された

命令を出力しないことを特徴とするマイクロプロセッサ。

【請求項 40】

前記命令処理回路は、前記命令処理回路に入力された命令が前記第2の演算器に演算を行わせる命令でない場合、前記第2のデコーダに対して、前記入力された命令とは異なる命令を前記第2のデコーダに供給することを特徴とする請求項39記載のマイクロプロセッサ。

【請求項 41】

前記マイクロプロセッサは、更に、前記命令処理回路の出力が入力され、その出力が前記第2のデコーダに入力される命令レジスタを有し、
前記命令処理回路は、更に、制御回路を有し、
前記制御回路は、前記命令処理回路に入力された命令が前記第2の演算器に演算を行わせる命令でない場合、前記命令レジスタに供給するクロックを停止させることを特徴とする請求項39記載のマイクロプロセッサ。

【請求項 42】

前記マイクロプロセッサは、更に、前記命令処理回路の出力が入力され、その出力が前記第2のデコーダに入力されるスイッチ回路を有し、
前記命令処理回路は、更に、制御回路を有し、
前記制御回路は、前記命令処理回路に入力された命令が前記第2の演算器に演算を行わせる命令でない場合、前記スイッチ回路を制御して、前記命令処理回路と前記第2のデコーダとの接続を開放させることを特徴とする請求項39記載のマイクロプロセッサ。

【請求項 43】

前記第1の演算器はALUであり、第2の演算器は特定演算回路の演算器であることを特徴とする請求項39乃至42記載のマイクロプロセッサ。

【請求項 44】

前記特定演算回路は、FPUであることを特徴とする請求項43記載のマイクロプロセッサ。

【請求項 45】

前記第2の演算器は、第1のラッチに格納されたデータの演算を行い、演算結

果を第 2 のラッチに出力し、

前記命令処理回路に入力された命令が前記第 2 の演算器に演算を行わせる命令でない場合、前記第 1 のラッチと前記第 2 のラッチとに対して供給されるクロックが停止させることを特徴とする請求項 3 9 乃至 4 4 記載のマイクロプロセッサ。

【請求項 4 6】

前記命令処理回路は、前記命令処理回路に入力された命令が前記第 1 の演算器に演算を行わせる命令でない場合、前記第 1 のデコーダに対して、前記入力された命令を出力するしないことを特徴とする請求項 3 9 乃至 4 5 記載のマイクロプロセッサ。

【請求項 4 7】

前記マイクロプロセッサは、同一の半導体基板上に形成されていることを特徴とする請求項 3 9 乃至 4 6 記載のマイクロプロセッサ。

【請求項 4 8】

命令処理手段と、
前記命令処理手段の出力をデコードする第 1 のデコード手段と、
前記第 1 のデコード手段のデコード結果に従い演算を行う演算器とを有し、
前記命令処理手段は、入力された命令が所定命令以外の場合、前記入力された命令を前記第 1 のデコード手段に供給しないことを特徴とするマイクロプロセッサ。

【請求項 4 9】

前記所定命令は、特定演算回路の演算器に演算を行わせるための命令であることを特徴とする請求項 4 8 記載のマイクロプロセッサ。

【請求項 5 0】

前記演算器は、第 1 のラッチに格納されたデータの演算を行い、演算結果を第 2 のラッチに出力し、
前記命令処理手段に入力された命令が、前記所定命令以外の場合、前記第 1 のラッチと前記第 2 のラッチとに対して供給されるクロックが停止させることを特徴とする請求項 4 8 または 4 9 記載のマイクロプロセッサ。

【請求項 51】

前記マイクロプロセッサは、更に、命令を受ける第2のレジスタと、
前記第2のレジスタに接続された第2のデコード手段と、
前記第2のデコード手段の出力によって制御される第2の演算器とを有し、
前記命令処理回路に供給される命令と前記第2のレジスタとに入力される命令とは同じ命令であることを特徴とする請求項48乃至50記載のマイクロプロセッサ。

【請求項 52】

命令が入力される命令処理回路と、
前記命令処理回路の出力が入力される命令デコーダと、
前記命令デコーダのデコード結果に従って演算を行う演算器とを有し、
前記命令処理回路は、入力された命令とは異なる第1の命令か前記入力された命令かの何れかを選択して出力する選択回路と、前記入力された命令の所定ビットが入力される判定回路とを有し、
前記判定回路は、前記所定ビットが第1の状態であった場合、前記選択回路を制御して前記第1の命令を前記命令デコーダに出力し、
前記判定回路は、前記所定ビットが第1の状態でなかった場合、前記選択回路を制御して前記入力された命令を前記命令デコーダに出力することを特徴とするマイクロプロセッサ。

【請求項 53】

命令が入力される命令処理回路と、
前記命令処理回路の出力が入力される命令デコーダと、
前記命令デコーダのデコード結果に従って演算を行う演算器とを有し、
前記命令処理回路は、入力された命令とは異なる第1の命令か前記入力された命令かの何れかを選択して出力する選択回路と、制御レジスタとを有し、
前記制御レジスタの所定ビットが第1の状態であった場合、前記選択回路を制御して前記第1の命令を前記命令デコーダに出力し、
前記制御レジスタの所定ビットが第1の状態でなかった場合、前記選択回路を制御して前記入力された命令を前記命令デコーダに出力することを特徴とするマイ

クロプロセッサ。

【請求項 5 4】

前記第 1 の命令は、NOP 命令であることを特徴とする請求項 5 2 または 5 3 記載のマイクロプロセッサ。

【請求項 5 5】

前記第 1 の命令は特定のコードを有する命令であることを特徴とする請求項 5 2 または 5 3 記載のマイクロプロセッサ。

【請求項 5 6】

前記演算器は、特定演算回路の演算器であることを特徴とする請求項 5 2 乃至 5 5 記載のマイクロプロセッサ。

【請求項 5 7】

命令が入力される命令処理回路と、
前記命令処理回路の出力が入力される命令デコーダと、
前記命令デコーダのデコード結果に従って演算を行う演算器とを有し、
前記命令処理回路は、前記入力された命令の所定ビットが入力される判定回路と、
前記判定回路の出力を受ける制御回路とを有し、
前記判定回路は、前記所定ビットが第 1 の状態であった場合、前記制御回路を制御して前記命令デコーダの動作を停止させることを特徴とするマイクロプロセッサ。

【請求項 5 8】

クロック制御回路と、
命令が入力される命令処理回路と、
前記命令処理回路の出力が入力される命令レジスタと、
前記命令レジスタの出力が入力される命令デコーダと、
前記命令デコーダのデコード結果に従って演算を行う演算器とを有し、
前記命令処理回路は、前記入力された命令の所定ビットが入力される判定回路と、
前記クロック制御回路の出力と前記命令レジスタとに接続されて前記判定回路の出力を受けるスイッチ回路とを有し、
前記判定回路は、前記所定ビットが第 1 の状態であった場合、前記スイッチ回路

を制御して前記命令レジスタへのクロック供給を停止させることを特徴とするマイクロプロセッサ。

【請求項 5 9】

命令が入力される命令処理回路と、
前記命令処理回路の出力が入力されるスイッチ回路と、
前記スイッチ回路の出力が入力される命令デコーダと、
前記命令デコーダのデコード結果に従って演算を行う演算器とを有し、
前記命令処理回路は、前記入力された命令の所定ビットが入力される判定回路を有し、
前記判定回路は、前記所定ビットが第 1 の状態であった場合、前記スイッチ回路を制御して前記命令処理回路と命令デコーダとの接続を開放することを特徴とするマイクロプロセッサ。

【請求項 6 0】

前記演算器は、特定演算回路の演算器であることを特徴とする請求項 5 7 乃至 5 9 記載のマイクロプロセッサ。

【請求項 6 1】

請求項 1 9 乃至 2 6 記載のマイクロプロセッサを搭載したことを特徴とする電池での動作が可能な携帯電子機器。

【請求項 6 2】

請求項 3 9 乃至 4 7 記載のマイクロプロセッサを搭載したことを特徴とする電池での動作が可能な携帯電子機器。

【発明の詳細な説明】

【0 0 0 1】

【発明の属する技術分野】

本発明は、マイクロプロセッサに関する。例えば、浮動小数点演算ユニット（FPU）又はデジタル信号処理プロセッサ（DSP）のように特定用途の専用回路を有するコプロセッサを有し、PDAやモバイルコンピュータのような電池駆動の携帯用電子機器において使用される低消費電力型マイクロプロセッサに適用して有用な技術に関する。更には、前記マイクロプロセッサを組み込んだマイ

クロプロセッサに適用して有用な技術に関する。

【0002】

【従来の技術】

携帯用電子機器に搭載されるマイクロプロセッサは、演算の高速処理に加え、電池駆動において長時間の使用を可能とするべく低電力化を達成する必要がある。演算の高速処理を達成するためには、マイクロプロセッサに、FPUなどのコプロセッサを設ける技術などが知られている。

【0003】

また、マイクロプロセッサの低電力技術としては以下が知られている。

【0004】

まず、携帯用電子機器では待機時間が多いため、待機時用の低消費電力モードを用意し、待機時にはマイクロプロセッサを動作させるためのクロック周波数を下げる方法がある。具体的な構成としては、クロック周波数を下げるためのクロック分周器を有し、低消費電力モードが選択された際、マイクロプロセッサに前記分周器で分周された周波数を供給する。このことにより、クロック消費電力及び単位時間あたりのトランジスタのスウィッチングによる電力が削減され、マイクロプロセッサの低消費電力化が達成される。

【0005】

また、待機時にクロック周波数を下げる方法とは異なり、使用しないモジュールに供給するクロックを遮断する方法がある。例えば、ユーザーブ레이크コントローラは、プログラムのデバッグを容易にするための回路であるため、通常のプロセッサ動作時には動作していない。ユーザーブ레이크コントローラなど、通常時動作しないモジュールに対しては、通常時にクロックを遮断しても問題は生じない。クロックを遮断することは、前述した、供給するクロック周波数を下げる方法に比べて低電力化の効果が大きい。クロック遮断を行う具体的な構成としては、クロックの遮断を制御するための制御レジスタにモジュール単位で使用しないモジュールを設定しておき、低消費電力を実行するためのクロック停止命令を実行することにより、前記制御レジスタに設定されているモジュールのクロックを停止させる。この方法では、制御レジスタに設定されたモジュールの消費電力

が0となる。制御レジスタに設定されたモジュールを使用する際は、割り込みにより所定のモジュールを復帰させ、クロックの供給を再開させる。しかし、モジュール毎にクロックの供給や遮断を行う方法は、制御レジスタに値を設定するなどのオーバーヘッドが大きくなり、モジュールの実行又は停止が頻繁に切り替わるモジュールには対しては適さない。

特開平 8-101820号では、オペレーションを行う部分であるデータパスの電力削減のために、データパスでオペレーションが行われない場合、データパス部の内部回路の動作を停止させる制御信号NOP (No operation) 信号を生成する方式が示されている。命令をデコードし、デコードの結果、データパス部でオペレーションが行われない命令であった場合、1ビットのNOP信号CC=1を出力する。NOP信号CC=1のとき、データパス制御信号用のラッチを更新しないようにし、制御信号を不変とする。また、データパスの入出力ラッチを更新しないようにし、入出力データを固定とする。このとき、入力データと制御信号が変化しないので、データパス部でスイッチングを行わないため低消費電力化が可能となる。

【0006】

【発明が解決しようとする課題】

上記に示した、データパス部の内部回路の動作を停止させる制御信号NOP信号を生成する方式は、以下の問題点を抱えている。

【0007】

NOP信号生成方式は、データパスの電力削減が目的であるため、制御部のデコーダで消費する電力は削減されない。制御部のデコーダは、命令発行制御に加え、例外処理、制御信号生成論理等があり、そこで消費される電力は無視できない。

【0008】

更に、電力削減回路は付加回路であることが望ましい。何故なら、例えば、IP (Intellectual Property) による機能部品をコプロセッサとして使用する場合、組み込むIPとしてのコプロセッサの内部に手を加えずに、組み込むIP部位以外に電力削減用の回路を付加するようにすれば、IP

回路内部を変更する場合に対して検証工数が削減できる。

【0009】

そこで、本発明の目的は、デコーダ等の制御部及びデータパス部の電力を削減し、かつ電力削減のための付加回路を設ける構成とすることで、低消費電力化と構成の容易化を図ったマイクロプロセッサを提供することである。

【0010】

本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び図面から明らかになるであろう。

【0011】

【課題を解決するための手段】

上記目的を達成するため、本発明の代表的な実施形態のマイクロプロセッサでは、命令が入力される判定回路と、前記判定回路によって制御される命令選択回路と、前記命令をデコードする命令デコーダと、前記命令デコーダのデコード結果に従い演算を行う演算回路とにより構成され、前記命令選択回路は、前記演算回路に演算を行わせるための命令とは異なる命令が前記判定回路に入力されたとき、前記命令デコーダに第1の命令を供給することを特徴とする。これにより、無関係な命令が入力されたとき、デコーダ内部におけるスイッチング回数が減少し、トランジスタのスイッチング回数が減少し、トランジスタの貫通電流が削減され、デコーダでの消費電力が削減される。

【0012】

更に、本発明の別の代表的な実施形態のマイクロプロセッサでは、命令が入力される判定回路と、前記判定回路によって制御される命令無効化回路と、前記命令を受ける命令レジスタと、前記命令レジスタの出力をデコードする命令デコーダと、前記命令デコーダのデコード結果に従い演算を行う演算回路とにより構成され、前記命令無効化回路は、前記演算回路に演算を行わせるための命令とは異なる命令が前記判定回路に入力されたとき、前記命令レジスタに供給するクロックを停止させることを特徴とする。これにより、命令レジスタの動作が停止し、命令レジスタから命令デコーダへ命令が出力されない。つまり、上記と同様に、デコーダ内部のトランジスタの貫通電流が減少し、デコーダでの消費電力が削減さ

れる。

【 0 0 1 3 】

更に、本発明の他の代表的な実施形態のマイクロプロセッサでは、命令が入力される判定回路と、前記判定回路によって制御される命令無効化回路と、前記命令を受けるスイッチ回路と、前記スイッチ回路の出力をデコードする命令デコーダと、前記命令デコーダのデコード結果に従い演算を行う演算回路とにより構成され、前記命令無効化回路は、前記演算回路に演算を行わせるための命令とは異なる命令が前記判定回路に入力されたとき、前記スイッチ回路を開放し、前記命令デコーダに命令を供給することを停止させる特徴とする。これにより、上記と同様に命令デコーダでの消費電力の削減が可能となる。

【 0 0 1 4 】

【発明の実施の形態】

以下、本発明の代表的な実施形態を図面を用いて説明する。

【 0 0 1 5 】

図 1 は、マイクロプロセッサとその周辺の構成を示している。マイクロプロセッサ 1 0 1 は一つの半導体基板上に形成されている。マイクロプロセッサはバスインタフェースユニット (BIU: Bus Interface Unit) 6 を介してデータバス 4 とアドレスバス 5 とに接続されている。データバス 4 とアドレスバス 5 とは、図ではメインメモリ 3 に接続されている。データバス及びアドレスバスには、メインメモリ以外の外部デバイスに接続される構成も可能であるが、本明細書では省略している。また、半導体装置の集積度の向上に伴い、データバス、アドレスバス及びメインメモリをマイクロプロセッサと同一の基板上に形成しても良い。

【 0 0 1 6 】

前記マイクロプロセッサは、前述した BIU 6 の他、データキャッシュ 7、命令キャッシュ 8、中央処理装置 (CPU: Central Processing Unit) 1、浮動小数点演算ユニット (FPU: Floating Point Unit) 2 及びクロックパルスジェネレータ (CPG: Clock Pulse Generator) 1 8 とを有する。マイクロプロセッサは、前

記以外に、メモリを制御するためのDMAC (Direct Memory Access Controller) 等を有することも可能であるが、本明細書及び図面では省略している。

【0017】

マイクロプロセッサ内に形成されているFPUは、浮動小数点の演算を集中的に処理するためのコプロセッサである。但し、マイクロプロセッサ内に形成されるコプロセッサは、FPUに制限されることはなく、FPU以外、DSP等のように、CPUの処理を補完するための専用処理回路であればよい。更に、専用処理回路に限定されることも無く、複数CPUで構成されたマイクロプロセッサにおけるそれぞれのCPUであってもよい。本明細書では、複数のCPUで構成されたマイクロプロセッサにおけるCPUについても、本発明の趣旨を逸脱しない範囲で、コプロセッサと称することとする。また、図1では、CPUとコプロセッサであるFPUとは同一の半導体基板上に形成されていることになっているが、コプロセッサを別チップで構成することも可能である。コプロセッサを別チップで構成した場合、チップが複数となり実装効率は低下するが、CPUと同一基板上にコプロセッサを形成するための半導体装置の設計の必要が無く、既存のコプロセッサチップをCPUに接続することが可能となり生産が容易となる。本明細書では、便宜上、コプロセッサを別チップとした場合でも、CPUチップとコプロセッサチップとを併せてマイクロプロセッサと呼称するものとする。

【0018】

メインメモリ3はプログラム及びデータを格納している。データバス4は、マイクロプロセッサとメモリ間で行われるデータ転送の経路となる。アドレスバス5は、マイクロプロセッサとメモリとがデータの転送を行う際、マイクロプロセッサからメモリ等へ、アドレスを転送する際の経路となる。BIU6はメインメモリや外部デバイスと間のアドレス及びデータ転送の制御を行う。データキャッシュ7は、マイクロプロセッサ内のCPU及びFPUで処理される或いは処理されたデータを格納する。命令キャッシュ8は、CPU及びFPUで実行される命令を格納する。CPG18は、CPU及びFPUの動作クロックを生成する。

【0019】

以下、CPU1とFPU2の具体的な構成について示す。CPUは命令IAを受け取り、命令レジスタ10に命令を格納する。FPUも同様に、命令キャッシュから命令IAを受取、命令レジスタ11に命令を格納する。CPUの命令とFPUの命令とは、同一の命令キャッシュに記憶されている。命令キャッシュから出力される命令は、CPU側の命令レジスタとFPU側の命令レジスタとに並列に供給される。それぞれのレジスタへと分岐する方法については、分岐手段で行うことが可能である。単なる半導体基板上の金属やシリコン化合物で形成された配線をそれぞれ同じ幅で分岐するなどの方法があるが、特に制限されない。CPU命令レジスタ10及びFPU命令レジスタ11は、CPG18で生成されたCLK1の立上がりで変化するエッジトリガラッチである。但し、図面で示している如く、命令キャッシュとFPU側の命令レジスタとの間には、本発明の特徴である無効化回路9が形成されている。無効化回路については後述する。図面では、命令レジスタ10及び無効化回路とは命令キャッシュからの命令を受ける構成となっているが、特に制限されることなく、直接メインメモリから命令を受ける構成でも良い。更には、メインメモリ以外から命令を受ける構成であっても良い。また、FPUの命令レジスタ11はCPU内に形成されているが、FPU内に形成してもよい。IPとして、FPUをCPUと同一の半導体基板上に形成する場合、或いは別チップとしてFPUをCPUに接続する場合において、組み込むFPUに命令レジスタが形成されているかされていないかによって異なる。また、無効化回路もCPU側に形成されているが、FPU以外のコプロセッサをCPUに接続した場合、或いは従前とは異なるFPUを接続した場合、無効化回路がCPU内にあれば、導入するFPUの内部回路の変更が不要となり、導入が容易となる。一方、FPUを提供することを考えると、提供するFPUに無効化回路があればCPU側の回路変更が不要となる。つまり、無効化回路をCPU或いはコプロセッサの何れに形成するかは、設計及び顧客との関係等により変更することが可能である。但し、無効化回路とレジスタとがFPU内に形成された場合、供給される命令はCPUを経由しないということも可能だが、その場合についても、本明細書では便宜上、CPUを経由してFPUに供給される、と見なす。また

、FPUがメモリから命令を受ける際、無効化回路を通してレジスタ11に命令がフェッチされる構成となっているが、無効化回路とレジスタ11の順序は逆であってもよい。但し、命令レジスタの前に無効化回路を設けることで有利な点はあるが、それについては後述する。前述した如く、CPUとFPUとの何れに無効化回路及びレジスタが形成されているかによってその構成は変更することが可能である。

【0020】

CPU命令レジスタ10にフェッチされた命令はCPU内の整数デコーダ12に送られ、命令のデコードが行われる。整数デコーダ12は、整数レジスタ14のリード/ライト制御信号を出力する。また、整数デコーダ12の出力制御信号はラッチ手段13でラッチされ、演算を行うALU16に対して演算処理のための制御信号として出力される。又、CPUと無関係の命令例えば、NOP (No Operation) 命令では、低消費電力のためALUの入力ラッチ15と出力ラッチ17とが更新されないよう制御される。具体的には、NOP命令が整数デコーダ12に入力された場合、整数デコーダ12は、ALUの入力ラッチ15、出力ラッチ17に対し、クロックイネーブル信号“0” (“0”はディスエーブルの意味) を出力し、クロックを停止することによりラッチ更新を防ぐ。一方、FPU命令レジスタ11にフェッチされた命令はCPUモジュールからFPUモジュールに送られ、浮動小数点デコーダ19によって命令のデコードが行われる。浮動小数点デコーダ19は、浮動小数点レジスタ21のリード/ライト制御信号CAを出力する。浮動小数点データや浮動小数点演算結果を保持する浮動小数点レジスタ21は、制御信号CAに従って、データInAがラッチ22に出力され、ラッチされる。ラッチ22にラッチされたデータは演算部である浮動小数点データパス23に入力される。また、浮動小数点デコーダ19より出力される制御信号は、ラッチ20にてラッチされ、ラッチ20は浮動小数点データパスの制御信号CBを出力する。ラッチ22と20とは、CPG18によって出力されるCLK2の立上がりで変化するエッジトリガラッチである。浮動小数点データパス23はラッチ22より出力される浮動小数点演算のためのデータを入力し、浮動小数点演算の結果としての出力OAは、ラッチ24にラッチされる。ラッ

チ 2 4 は C L K 1 の立上がりで変化するエッジトリガラッチである。ラッチ 2 4 の出力 O B はレジスタに 2 1 入力され、演算結果がレジスタに書き込まれる。データバス入力ラッチ 2 2 とデータバス出力ラッチ 2 4 とはそれぞれ、ラッチのイネーブル信号 E A または E B によってラッチの更新が制御される。ラッチのイネーブル信号 E A、E B は、それぞれ浮動小数点デコーダ、浮動小数点デコーダラッチ出力から生成される。浮動小数点デコーダに入力される命令が N O P 命令の場合は、デコードにより、 $E A = E B = 0$ を出力し、クロック信号との A N D により、浮動小数点データバス入出力ラッチへのクロック供給を停止する。N O P 命令以外の場合は、 $E A = E B = 1$ を出力し、浮動小数点データバス入出力ラッチのクロックは供給される。上述した整数デコーダ及び浮動小数点デコーダは、一般的には命令デコーダと呼ばれるデコーダである。命令デコーダとは、一般的には、命令レジスタからの命令を受け、演算器及び演算器に入力されたり演算器から出力するデータをラッチするラッチ回路等の装置を制御するための信号を生成するものである。

【 0 0 2 1 】

以下、本発明の特徴となる、上述した C P U モジュール内の無効化回路 9 についての説明を行う。命令キャッシュから読み出される命令は、上述した通り、C P U 命令レジスタ 1 0 とにフェッチされると同時に F P U の命令無効化回路に入力される。その際、C P U に対してのみ関係する命令であり、F P U には無関係の命令が命令キャッシュから読み出された場合、無効化回路 9 は F P U 命令レジスタに対して N O P 命令を出力する。つまり、F P U に関係のない命令の場合、F P U 命令レジスタには N O P 命令がフェッチされることとなる。F P U に無関係の命令が連続して命令キャッシュから送られてくる際、F P U 命令レジスタには常に N O P 命令がフェッチされる。それにより、F P U モジュールの浮動小数点デコーダ 1 9 は、F P U に無関係の命令が C P U で処理されている間、連続した N O P 命令のデコードのみを行うこととなる。つまり、デコーダでのスイッチング動作が行われないため、スイッチングによる貫通電流が流れることなく、低消費電力化を達成できる。

【 0 0 2 2 】

更に、NOP命令では浮動小数点データパスの入力ラッチ22と出力ラッチ24が更新されないようラッチのイネーブル信号EA又はEBを用いて制御されるため、NOP命令が連続すると、デコードの制御信号CAとCBが一定となり、ラッチはスイッチングを行わない。また、データパスの入出力ラッチが更新されないため、データパスの入出力データInBとOBは不変となる。このとき、入力データと制御信号が変化しないので、データパス部でスイッチングを行わず、低消費電力化が可能となる。

【 0 0 2 3 】

図2では、図1の命令キャッシュからCPUに出力される命令コード列の一例を示している。図示された命令コード列を用いて浮動小数点命令レジスタに接続される命令無効化回路の動作を示す。図2の命令コード列では、整数命令（CPU命令）と浮動小数点演算命令（FPU命令）が混在している。命令キャッシュからは図示された如く、CPU命令とFPU命令とが混在した状態で順次CPUに送られてくる。上述した命令無効化回路は、命令キャッシュから送られてくる図2に示している命令コード列の中から、FPUに無関係な命令を無効NOP命令に置き換える。置き換えられた命令コード列を図3に示している。つまり、図1のCPU命令レジスタ10には図2に示されている命令コード列が入力され、図1のFPU命令レジスタ11には図3の命令コード列が入力されることとなる。図2の命令コード列の1番目、4番目のFPU命令はそのままFPU命令レジスタに出力され、他のCPU命令は均一なNOP命令に置き換えられFPU命令レジスタに出力される。

【 0 0 2 4 】

図4には、入力された命令を処理する命令無効化回路の具体的な構成例を示す。命令キャッシュから送られてくる命令のそれぞれが図示されている命令コードのフォーマットで記載されているとする。命令コード内の2つの斜線部分のそれぞれが、条件Aと条件Bとを同時に満たしている場合に、その命令がFPU命令であると仮定する。命令無効化回路に命令コード401が入力された場合、2つの斜線部分が条件A及び条件Bを満たしているか否かを比較器402、403で

比較する。比較器出力をANDゲート404により論理和することで、入力された命令コード401がFPU命令であるか否かを判定する。条件A及び条件Bとが共に成立した時はセクタ405で命令無効化回路に入力された命令コード401が選択され、命令無効化回路の出力としてFPU命令レジスタに出力される。条件A及び条件Bが成立しない時は、入力された命令がFPUには関係の無い命令と判断され、命令無効化回路はFPU命令レジスタに対してNOP命令を出力する。一方、命令フォーマットによっては、命令コードの1ビットの参照で、FPU命令かどうか判定できる場合がある。この場合は図4の比較器が不要であり、FPU命令であるか否かを示す1ビットをセクタの制御信号とすることで、命令無効化回路が構成できる。命令を処理する無効化回路の構成については、マイクロプロセッサの命令コードの中の、FPUを制御する命令の形態によって拘束されることとなるが、本発明の趣旨を逸脱しない範囲で様々な変更例が考えられる。

【0025】

ところで、本実施形態では、命令無効化回路が命令キャッシュと命令レジスタとの間に形成されているが、特に制限される訳ではない。例えば、命令無効化回路を浮動小数点デコーダの中に形成することも可能である。この場合、図1の無効化回路9は浮動小数点デコーダ19の中に形成されることとなる。この場合も無効化回路は、デコードに先立って、命令コード401の所定ビットをもとに、デコードに入力された命令がFPU命令か否かを判断し、入力された命令がFPU命令であれば入力された命令をデコードしてFPUでの演算を行う。一方、所定ビットにより、入力された命令がFPU命令では無いと判断した場合は、命令デコード手段に対してNOP命令を出力する。

【0026】

図5にタイミングチャートを用いて、図1の命令無効化回路による浮動小数点演算ユニットの電力削減機構を示す。命令キャッシュからフェッチされる命令列は図2と同一とする。まず、浮動小数点命令での動作を説明する。浮動小数点無効化回路の入力をIA、出力をIBとする。無効化回路によって、CPU命令はNOP命令に置き換えられ、FPU命令はそのまま出力されるので、IBは図3

と同じ命令列となる。FPU命令レジスタ11はIBを入力とし、命令コードICを出力する。ICがFPU1命令のとき（time=3：図5の3）、浮動小数点デコーダ19は、浮動小数点レジスタ、浮動小数点データパス回路でFPU1演算を行うようtime=3で制御信号CAとしてFPU1命令用制御信号fpu__cont1を出力する。制御信号CAがfpu__cont1のとき、time=3で浮動小数点レジスタ21から入力データinput1が読み出され、ラッチ22に出力される。また、浮動小数点データパス制御信号CBは、制御信号ラッチ20でラッチされた後、FPU1命令用制御信号fpu__cont1が出力される。浮動小数点のデータパスの入力ラッチ22のイネーブル信号EA=1と出力ラッチ24のイネーブル信号EB=1となることから、time=4で入力InBがinput1で、浮動小数点データパス回路でFPU1演算が行なわれ、出力ラッチ24で結果output1をラッチし、time=5でOBとして出力する。

【0027】

次に、FPUにおけるCPU命令での動作を説明する。浮動小数点無効化回路の入力をIA、出力をIBとすると、図3と同様にIBではCPU命令がNOP命令に置き換わる。浮動小数点命令レジスタ11はIBを入力とし、命令コードICを出力する。ICがNOP命令のとき（time=5）、浮動小数点デコーダ19は制御信号CAとして、演算を行なわない制御信号cont__NOPをtime=5で出力する。制御信号CAにより浮動小数点レジスタファイル21からInAが読み出され、ラッチ22の入力となる。制御信号CAがcont__NOPのとき、NOP命令の命令コードからレジスタ値が読み出され、入力値はinput__NOPとなる。浮動小数点データパスの入力ラッチ22のクロック信号はCPGからのCLK2とイネーブル信号EAとのANDとなり、演算に無関係なラッチは更新されない。NOP命令の場合は制御信号CAがcont__NOPでEA=0となり、ラッチ22出力すなわちInBは更新されない。

【0028】

つまり、NOP命令の場合（time=6～9）、ラッチ22の出力InBは、FPU1命令と同じくinput1である。ラッチ20は常に更新されるため

、浮動小数点データバス制御信号CBは、NOP命令の場合cont_NOPを出力する。浮動小数点データバス回路23は入力InB、制御信号はCBなので、入力はinput1であり、time=4のFPU1命令と共通であるが、制御信号がfpu_cont1からcont_NOPと異なるため、出力OAはtime=6~9でoutput1*となる。浮動小数点データバスの出力ラッチ24のクロック信号はCLK1とイネーブル信号EBとのANDなので、浮動小数点データバス入力ラッチ22と同様に、演算に無関係なラッチは更新されない。NOP命令中は、time=6~9でEB=0で更新されずラッチ24の出力OBはoutput1で不変である。

【0029】

以上のようにCPU命令が連続すると、無効化回路で連続するNOP命令に置き換えられ、浮動小数点データバス入力InBとデータバス制御信号CBが一定となり、データバス回路のスイッチングが行なわれない。また、浮動小数点デコーダ入力ICが一定となり、浮動小数点デコーダと浮動小数点レジスタのスイッチングが行なわれない。このため、データバス回路、浮動小数点デコーダと浮動小数点レジスタの消費電力を削減することができる。FPU命令とCPU命令が交互に並ぶ場合でも、浮動小数点データバス入出力ラッチ22、24のスイッチング回数が減少し、消費電力が削減される。

【0030】

本発明の命令無効化回路は、命令レジスタの前段に置けばよく、FPUの内部を変更することがない。

【0031】

図6には、本発明の別の実施形態を示している。ここでの実施形態では、命令無効化回路を図1のデコード方式に換えて、無効制御レジスタによる構成としている。具体的には、浮動小数点演算ユニット(FPU: Floating Point Unit)を持つマイクロプロセッサについて、無効制御レジスタを用いた命令無効化回路による浮動小数点演算ユニットの電力削減機構の構成をとっている。図6に示す実施例の特徴とするところは、図1に示す構成に対して、モジュール単位で有効/無効を決定する無効制御レジスタを備え、無効化回路を制

御することにある。無効制御レジスタ 51 に無効 (1) と設定されたモジュールの命令コード無効化回路 9 をアクティブにする。無効制御レジスタをソフトウェアで書き換えられるようにすれば、ソフトウェアでモジュール単位で命令コード無効化を設定できる。図 1 の実施形態と図 6 の実施形態との相違点は、図 1 の実施形態が FPU モジュールに無関係な命令を検出し、モジュールに無関係な命令を NOP 命令に置き換え、命令レジスタの入力とするのに対し、図 6 の実施形態では、無効制御レジスタに無効と設定されたモジュールは命令コードを無条件に NOP 命令に置き換え、命令レジスタの入力とすることである。

【0032】

図 7 には、図 6 の実施形態の命令無効化回路の構成例を示す。命令キャッシュより命令コード 702 を入力、無効制御レジスタ 701 出力をセクタ制御信号とし、無効制御レジスタでモジュールが無効 (1) と設定された場合、セクタ 703 で NOP 命令が選択され、モジュールが有効 (0) と設定された場合、命令コードが選択され、命令無効化回路出力 704 となる。他の回路構成は図 1 と同様であり、タイミングチャートは図 5 と同様である。図 6 の実施形態は、図 1 の実施形態に対し、命令無効化回路は簡易となるが、無効命令レジスタを変更するためのオーバーヘッドが増加する。もちろん、図 6 の実施形態と図 1 の実施形態とを組み合わせた構成とすることも可能である。具体的には、無効制御レジスタでモジュールを無効と設定した場合は、図 6 の実施形態の如く、無条件に NOP 命令を対象のモジュールに出力する。一方、無効制御レジスタでモジュールを有効と設定した場合も、図 1 の実施形態の如く、対象となるモジュールに関係のない命令に関しては NOP 命令を対象となるモジュールに出力する。この構成であれば回路構成は複雑となるが、きめの細かい低消費電力制御が可能となる。

【0033】

図 8 には、本発明の第三の実施形態として、コプロセッサ 71 を持つマイクロプロセッサを示している。図 8 に示す実施例の特徴とするところは、図 1 に対して、CPU モジュール内にコプロセッサ用デコーダ 19 を備えていることである。無効化回路は、コプロセッサ 71 と無関係な命令を NOP 命令に置き換え、コプロセッサ用のデコーダに出力する。コプロセッサに関係の無い命令、つまり N

OP命令が連続することで、デコーダの消費電力は削減される。更に、コプロセッサ回路62の制御信号を一定とし、コプロセッサのラッチ61を更新しないことで、ラッチ61のスイッチング回数が減少し、電力を削減することも可能である。コプロセッサ用無効化回路は図4と同様に構成できる。本実施形態は、コプロセッサモジュールの中に命令のデコーダを設けていないため、IPとしてコプロセッサを導入する際、第1の実施形態に比べて、IPの選択の幅が広がる。

【0034】

図9には本発明の第四の実施例を示す。図9に示す実施例の特徴とするところは、コプロセッサ71を持つ図8のマイクロプロセッサに対して、モジュール単位で有効/無効を決定する無効制御レジスタを備え、無効化回路を制御することである。無効化回路は図7と同様に構成できる。図8に対して命令無効化回路は簡易となるが、無効命令レジスタを変更するためのオーバーヘッドが増加する。

【0035】

図10には別の実施形態を示している。上述した何れの実施形態においても、無効化回路は、NOP命令を出力するとしているが、命令としてのNOP命令でなくとも可能である。具体的には、レジスタ11に供給されるクロックを停止させることで達成することも可能である。NOP命令を出力する代わりに、レジスタ11のクロック供給を停止したとしても、デコーダに供給される命令は変化しなくなる。つまり、無効化回路に入力された命令がFPUに無関係な命令であった場合、制御回路に対して制御信号を出力する。制御回路は、前記制御信号が入力されることで、レジスタ11に供給されるクロックを停止する。それにより、デコーダに供給される命令は固定され、デコーダ内でのスイッチング回数は減少し、デコーダでの消費電力は削減される。その際、NOP命令がデコーダに入力された場合にはクロックの供給が停止されるレジスタ20, 22, 24に対して、NOP命令がデコーダに供給されたのと同じ状態にするため、レジスタ20, 22, 24に供給するクロックを停止させることも可能である。これにより、レジスタ20, 22, 24での消費電力の低減が可能となる。制御回路は、CPG18とレジスタ及び各ラッチとの間に設けられている。制御回路は、FPUモジュール側に設けているが、勿論CPU側に設けることも可能である。

【0036】

更に、図示はしていないが、更なる実施形態も可能である。例えば、FPUとは無関係な命令がFPUに入力された場合、デコーダに供給する命令を遮断することも可能である。具体的には、デコーダの前段に遮断回路を設け、FPUとは無関係な命令が無効化回路に入力された場合、遮断回路によりデコーダとレジスタ或いはレジスタと無効化回路とを開放する方法も考えられる。この方法だと、より確実にデコーダの動作を停止させることが可能となる。更に、前記遮断回路を命令レジスタの手前に設けることで、命令レジスタでの消費電力も削減できる。また、本実施形態では、命令の一つとしてのNOP命令に特筆しているが、命令としてのNOPに特定される訳ではない。例えば、FPU命令とは無関係な命令が無効化回路に入力された場合、選択手段により、全てが“1”のコードをデコーダに供給することも可能である。この場合も、デコーダでのスイッチング回数は削減され、デコーダでの消費電力低減が可能となる。勿論、“1”以外に“0”も可能であるし、その他の特定のコードでも可能である。また、FPUの命令コードを参照して、FPU以外の命令が入力された場合にデコードを固定する際、スイッチング回数が最も削減されるコードをシミュレーション等で計算し、そのコードを無効化回路によってデコーダに供給することも可能である。この方だと、デコーダでの電力削減効果がより大きくなる。

【0037】

上述した実施形態においては、命令無効化回路をコプロセッサのデコーダ前、具体的にはFPUモジュール側に設けているが、無効化回路をCPU側のデコーダの前段に設けることも可能である。これにより、CPUに無関係の命令つまりコプロセッサ命令によりコプロセッサが処理している間、CPU命令レジスタに対してNOP命令を供給することが可能となり、CPUの整数デコーダでのスイッチング回数を削減でき、CPUの消費電力削減を実現することも可能となる。併せて、CPU側のデータパスのラッチを固定することで一層の電力削減効果が期待できる。また、上述の方法とコプロセッサのデコーダのデコードを停止させる方法とを組み合わせることで更なる電力削減が可能となる。また、複数のCPUと複数のコプロセッサとの組合せにより構成されたマイクロプロセッサにおいて

、複数存在する命令デコーダに、本発明の無効化回路を設けることで、それぞれの処理装置の電力削減が可能となり、全体としての電力削減が達成できる。また、単一のCPUについても本発明を応用することは可能である。

【0038】

また、本実施形態では、NOP命令等が連続することで、デコーダでのスイッチングを停止させることを記載しているが、処理装置に無関係な命令が入力される場合に比べてスイッチングの回数が減少する場合も含むものである。演算器に關係の無い命令が連続して無効化回路に入力された場合、一つ目の命令をNOP1命令へ、2つ目の命令をNOP2命令へ、3つ目の命令をNOP3へと変換し、4つ目の命令を再びNOP1命令へと変換させる等の方法により、デコーダの少しのトランジスタを動作させたとしても、それらの命令により、無関係な命令がデコーダに入力され場合に比べて電力削減の効果が期待できる。つまり、前述した命令も、実質的に本明細書で記すNOP命令であると考えられる。勿論、前述したNOP命令に準ずる“1”、“0”或いは、コプロセッサの命令を基に決定された命令などの固定された命令についても同じである。

【0039】

以上、本発明の具体的な実施形態を述べてきたが、それらに制限される訳ではない。デコーダでの電力削減との本発明の思想を逸脱しない範囲で様々な実施形態が考えられる。

【0040】

更に、上記に示したマイクロプロセッサを、携帯電話やPDA、モバイルコンピュータなどの、電池で駆動される場面のある携帯電子機器に搭載することで、携帯電子機器の消費電力が低減され、電池の使用可能時間が延び、携帯電子機器の利便性が向上する。

【0041】

【発明の効果】

以上説明したように、FPUを持つマイクロプロセッサにおいて、本発明の無効化回路によって、FPUと無関係な命令列を均一なNOP命令等に置き換えてFPUに供給する。これにより、FPUと無関係な命令の場合、NOP命令がF

P U の命令デコーダに供給され、浮動小数点デコーダを構成しているトランジスタのスイッチング回数を削減し、消費電力の低減化が実現できる。同様に、コプロセッサを持つプロセッサにおいて、本発明の無効化回路によりコプロセッサの消費電力を低減できる。C P U においても、C P U 命令デコーダの前段に命令無効化回路を備えることにより、C P U と無関係な命令、例えば浮動小数点演算命令を N O P 命令に置き換えることができ、同様の理由で、C P U の命令デコーダで消費電力を削減できる。これらの命令無効化回路は、F P U あるいはコプロセッサの内部を変更する必要のない付加回路で構成することも可能である。新規設計の検証工数を削減するだけでなく、既存回路にも適用が可能である。

【 0 0 4 2 】

更に、上記マイクロプロセッサを携帯情報機器等のマイクロプロセッサシステムに組み込むことで、携帯電子機器等の低消費電力化が可能である。

【図面の簡単な説明】

【図 1】

本発明の第一の実施例を示す低電力マイクロプロセッサの構成図である。

【図 2】

本発明の無効化回路の入力となる命令列を示す図である。

【図 3】

本発明の無効化回路の出力となる命令列を示す図である。

【図 4】

本発明の無効化回路の構成図である。

【図 5】

図 1 に示す構成のタイミングチャート図である。

【図 6】

本発明の第二の実施例に係わる無効制御レジスタを用いた無効化回路を有する低電力マイクロプロセッサの構成図である。

【図 7】

本発明の無効制御レジスタを用いた無効化回路の構成図である。

【図 8】

本発明の第三の実施例に係わる無効化回路を有する低電力マイクロプロセッサの構成図である。

【図 9】

本発明の第四の実施例に係わる無効制御レジスタを用いた無効化回路を有する低電力マイクロプロセッサの構成図である。

【図 1 0】

本発明の第 5 の実施例に係わる無効化回路を有する低電力マイクロプロセッサの構成図である。

【符号の説明】

1 0 1 : マイクロプロセッサ

1 : CPU、2 : FPU

3 : メインメモリ、4 : データバス、5 : アドレスバス、6 : BIU

7 : データキャッシュ、8 : 命令キャッシュ

9 : 命令無効化回路

1 0 : CPU 用命令レジスタ、1 1 : FPU 用命令レジスタ

1 2 : 整数デコーダ、1 3 : 整数デコーダ用ラッチ、

1 4 : 整数レジスタファイル、1 5 : ALU 入力ラッチ、1 6 : ALU

1 7 : ALU 出力ラッチ

1 8 : CPG

1 9 : 浮動小数点デコーダ

2 0 : 浮動小数点デコーダ用ラッチ、2 1 : 浮動小数点レジスタファイル

2 2 : 浮動小数点データバス入力ラッチ

2 3 : 浮動小数点データバス回路

2 4 : 浮動小数点データバス出力ラッチ

5 1 , 7 0 1 : 無効制御レジスタ

6 1 : コプロセッサ用ラッチ

6 2 : コプロセッサ回路

7 1 : コプロセッサ

4 0 1 , 7 0 2 : 命令コード

4 0 2 , 4 0 3 : 比較器

4 0 4 : ANDゲート


4 0 5 , 7 0 3 : 2入力セレクタ

4 0 6 , 7 0 4 : 無効化回路出力。

【書類名】 図面

【図 1】

図 1



【図 2】

図 2

1	FADD FR0, FR1	; FPU命令1
2	ADD R0, R1	; CPU命令1
3	SUB R2, R3	; CPU命令2
4	FDIV FR2, FR3	; FPU命令2
5	SHAD R4, R5	; CPU命令3
6	OR R6, R7	; CPU命令4


【図 3】

図 3

1	FADD FR0, FR1 ; FPU命令1
2	NOP ; CPU命令1
3	NOP ; CPU命令2
4	FDIV FR2, FR3 ; FPU命令2
5	NOP ; CPU命令3
6	NOP ; CPU命令4


【図 4】

図 4




【図 5】

図 5




【図 6】

図 6




【図 7】

図 7




【図 8】

図 8




【図 9】

図 9



【図 10】

圖 10



【書類名】 要約書

【要約】

【課題】 浮動小数点演算ユニットを持つプロセッサにおいて、浮動小数点演算ユニットの無駄な電力消費を削減する。

【解決手段】 命令キャッシュ 108 から供給される命令列において、命令無効化回路 109 で浮動小数点演算ユニットを使用しない命令を無効命令に置き換え、その無効命令を浮動小数点命令レジスタ 111 に保持し、浮動小数点演算ユニット内の浮動小数点デコーダ 119 に供給するように構成される。無効命令が連続した場合、浮動小数点データパス 123 に加え、浮動小数点デコーダ 119 と浮動小数点レジスタ 121 の消費電力が削減できる。

【選択図】 図 1

出 願 人 履 歴 情 報

識別番号 [000005108]

1. 変更年月日 1990年 8月31日

[変更理由] 新規登録

住 所 東京都千代田区神田駿河台4丁目6番地
氏 名 株式会社日立製作所